芯片設計 電路設計 FPGA開發 Verilog
崗位職責
1、負責模擬及數?；旌闲酒枨笠幐穹治龊投x、芯片的架構設計；
2、負責模擬及數模混合系統設計、關鍵指標分解；
3、負責模擬及數?；旌想娐吩O計、仿真驗證；
4、負責指導版圖工程師進行版圖設計，并進行后仿真驗證和版圖問題分析定位；
5、負責或參與測試、問題定位、設計優化工作。
任職要求
1、碩士及以上學歷，電子、通信相關專業，10年無線通信算法研發經歷；
2、熟悉精通4G/5G物理層協議或者WIFI5/6協議或者典型通信系統協議，精通信號處理理論和實現；
3、多年無線通信simulator研發經驗；
4、具備通信協議設計經驗者優先；
5、具備通信芯片設計和開發經驗者優先。
